Kim, Jae-Joon

Kim, Jae-JoonAdjunct Professor

Education
  • 1999~2004PURDUE UNIV. (졸업-Electrical and Computer Engineering)
  • 1994~1998서울대학교 (졸업-)
  • 1990~1994서울대학교 (졸업-)
Career
  • 2004~2013IBM T.J. WATSON RESEARCH CENTER
Journal Papers
  • 국제전문학술지

    • One-cycle correction of timing errors in pipelines with standard clocked elements, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 24, 600-612 (2016)
    • Solution-Processed Vertically Stacked Complementary Organic Circuits with Inkjet-Printed Routing, advanced science, , 3, 1500439(1)-1500439(6) (2016)
    • Asymmetric Split-Gate Ambipolar Transistor and Its Circuit Application to Complementary Inverter, advanced materials technologies, , 1, 1600044(1)-1600044(6) (2016)
    • Reconfigurable Complementary Logic Circuits with Ambipolar Organic Transistors, Scientific Reports, , , – (2016)
    • Aggressive voltage scaling through fast correction of multiple errors with seamless pipeline operation, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, , 62, 468-477 (2015)
    • Self-Assembled, Millimeter-Sized TIPS-Pentacene Spherulites Grown on Partially Crosslinked Polymer Gate Dielectric, ADVANCED FUNCTIONAL MATERIALS, , 25, 3658-3665 (2015)
    • Slew-Rate Monitoring Circuit for On-Chip Process Variation Detection, IEEE Transaction on VLSI, , 21, 1683-1692 (2013)
    • Robust Level Converter for Sub-Threshold/Super-Threshold Operation: 100 mV to 2.5 V, IEEE Trans. on VLSI Systems, , 19, 1429-1437 (2011)
    • SRAM Write-Ability Improvement with Transient Negative Bit-Line Voltage, IEEE Trans. on VLSI Systems, , 19, 24-32 (2011)

    일반학술지

Conference Proceedings
    • Coarse-grained Bubble Razor to Exploit the Potential of Two-Phase Transparent Latch Designs, PROCEEDINGS OF DESIGN AUTOMATION AND TEST IN EUROPE, 0, 0, 1-6 (2014)
    • Power Minimization of Pipeline Architecture through 1-Cycle Error Correction and Voltage Scaling, PROCEEDING OF ASP-DAC, 0, 0, 179-184 (2014)
    • A Pipeline Architecture with 1-Cycle Timing Error Correction for Low Voltage Operations, PROCEEDING OF ISLPED, 0, 0, 199-204 (2013)
    • Usage-Based Degradation of SRAM Array due to Bias Temperature Instability, PROCEEDING OF IRPS, 0, 0, 6.1-6.4 (2012)
    • Column-selection-enabled 8T SRAM array with ~1R/1W multi-port operation for DVFS-enabled processors, PROCEEDING OF ISLPED, 0, 0, 303-308 (2011)
    • PBTI/NBTI Monitoring Ring Oscillator Circuits with On-Chip Vt Characterization and High Frequency AC Stress Capability, PROCEEDING OF VLSI SYMPOSIUM, 0, 0, 224-225 (2011)
    • Reliability Monitoring Ring Oscillator Structures for Isolated/Combined NBTI and PBTI Measurement in High-K Metal Gate Technologies, PROCEEDING OF IRPS, 0, 0, 4.1-4.4 (2011)
    • Bias Temperature Instability Model for Digital Circuits – Predicting Instantaneous FET Response, PROCEEDING OF IRPS, 0, 0, 2.1-2.4 (2011)
    • A robust reliability methodology for accurately predicting Bias Temperature Instability Induced Circuit Performance Degradation in HKMG CMOS, PROCEEDING OF IRPS, 0, 0, 1.1-1.4 (2011)
Invited Talk or Presentations
    • Fabrication of Highly Crystalline and Millimeter-Sized TIPS-Pentacene Spherulites Grown on Partially, ., 0, 0, – (2015)
    • A review of on-chip timing error detection/correction methods for logic pipeline, ., 0, 0, – (2015)
    • A novel method to pattern anodic aluminum oxide dielectric layer for low-voltage organic transistor applications, ., 0, 0, – (2015)
Research Activities
    • 차량용 반도체 노화 진단을 위한 지능형 시스템 개발, 정보통신기술진흥센터 (2016-2016)
    • 자체연구개발과제[2015년신설], 포항공과대학교 (2016-2020)
    • SPIN 기반 뉴런 소자 및 회로 개발, 서울대학교 (2016-2017)
    • 스마트머신을 위한 인텔리전스, 삼성전자(주) (2016-2016)
    • 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, 한국산업기술평가관리원 (2016-2016)
    • [민간] 컨볼루션 신경망 구현을 위한 시냅스 소자기반 패턴인식 하드웨어 시스템 개발, (사)한국반도체연구조합 (2016-2016)
IP
    • 정성준,권지민,김재준,조길원,경수정, 수직적층구조의 3차원 정적램 코어 셀 및 그를 포함하는 정적램 코어 셀 어셈블리, 한국, 10-2015-0188828 (2015)
    • 김재준,송은우,이두복,박준기, 디스플레이 장치 및 그 구동 방법, USA, 15/044,512 (2015)
    • 임태욱,박병규,백창기,김재준, 세포 감별 계수기 및 세포 감별 계수 방법, 한국, 10-2015-0154634 (2015)
    • 정성준,김재준,권지민, 적층체, 고립된 금속 패턴의 양극 산화 처리 방법, 및 그 방법을 이용한 유기박막 트랜지스터 회로의 제조방법, 한국, 10-2015-0131724 (2015)
    • 김재준,김동영,유승주, 저전력 근사 부동 소수점 연산 유닛 및 그 동작 방법, 한국, 10-2016-0044339 (2015)
    • 김재준,박준기,이우석, 젠더 모듈 및 젠더 모듈과 연동하는 단말기기의 동작방법, 한국, 10-2015-0129827 (2015)
    • 임태욱,김재준,백창기, 전자 소자, USA, 14/751,290 (2015)
    • 김재준,이두복,송은우,박준기, 디스플레이 장치 및 그 구동 방법, 한국, 10-2015-0023603 (2014)
    • 김재준,이두복,송은우,박준기, 디스플레이 장치 및 그 구동 방법, 한국, 10-2015-0023603 (2014)
    • 김재준,이우석, 스핀 전달 토크 메모리, 한국, 10-2014-0130808 (2014)
    • 임태욱,김재준,백창기, 전자 소자, 한국, 10-2014-0080076 (2014)
    • 김재준,조한슬,임성현, 점자 입출력 장치 및 이를 이용한 점자 입출력 방법, 한국, 10-2014-0168269 (2014)
    • 김재준,조한슬,임성현, 점자 입출력 장치 및 이를 이용한 점자 입출력 방법, 한국, 10-2014-0168269 (2014)
    • 김재준,김진석, 멀티 레벨 상 변화 메모리의 데이터 코딩 장치 및 방법, 한국, 10-2014-0137526 (2014)
    • 김재준,김진석, 멀티 레벨 상 변화 메모리의 데이터 코딩 장치 및 방법, 한국, 10-2014-0137526 (2014)
    • 김재준,김영환,이민아,김상훈, 이동 단말기 및 그 제어방법, 한국, 10-2015-0083392 (2014)
    • 김재준,김영환,이민아,김상훈, 이동 단말기 및 그 제어방법, 한국, 10-2015-0083392 (2014)