고효율 모바일 디바이스를 위한 저전력 및 on-chip bus 설계 방법
-. 연  사 : 정 의 영 교수 (연세대학교)
-. 일  시 : 2009년 5월 1일 (금) 오후 2:45 ~ 4:15
-. 장  소 : LG동 강당
-. 초청자 : 유 승 주 교수 (T.2379)
 
Abstract
모바일 단말기에서 고성능에 대한 요구가 증가함에 따라 저전력 기술의 중요성이 커지고 있다. 대표적인 모바일 단말기인 휴대전화의 경우 디스플레이(LCD)에서 전체 시스템의 40%정도의 전력을 소모한다. 핵심 기능을 담당하는 모바일 SoC내에서는 프로세서가 가장 많은 전력을 소모하지만 단말기의 다기능화로 인해 모바일 SoC내에 집적되는 IP들이 증가함에 따라 On-Chip연결망이 전력 소모 및 성능에 미치는 영향이 증가하고 있다. 본 세미나에서는 LCD의 전력 소모 예측 기술, 프로세서 전력 소모 감소를 위한 DVFS 기술, 그리고 저전력/고성능 On-Chip 연결망 설계 기술에 대해 살펴보도록 한다.