Kim, Young Hwan

Kim, Young HwanProfessor

Education
  • 1986~1988UNIV. OF CALIFORNIA AT BERKELEY (졸업-VLSI설계,CAD,Software개발)
  • 1982~1985UNIV. OF CALIFORNIA AT BERKELEY (졸업-전자공학)
  • 1973~1977경북대학교 (졸업-전자공학)
Career
  • 1983~1988Univ. of California, Berkeley 전자공학과
  • 1977~1982국방과학연구소 전자공학과
Profession
  • VLSI 설계용 컴퓨터 소프트웨어 개발(VLSI CAD)
  • VLSI 시스템의 저전력 설계
  • PDP 스캔/제어 알고리즘 및 회로 설계
  • LCD 신호처리 알고리즘 및 회로 설계
Journal Papers
  • 국제전문학술지

    • Extended-dimensional anisotropic diffusion using diffusion paths on inter-color planes for noise reduction, DIGITAL SIGNAL PROCESSING, , 48, 27-39 (2016)
    • Efficient Statistical Timing Analysis Using Deterministic Cell Delay Models, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 23, 2709-2713 (2015)
    • Wide color gamut and high dynamic range displays using RGBW LCDs, DISPLAYS, , 40, 9-16 (2015)
    • Multimode Image Compression Algorithm Employing Multiple-Choice Knapsack Problem-based Encoding Mode Selection, JOURNAL OF DISPLAY TECHNOLOGY, , PP, 1-8 (2015)
    • Human perception-based image segmentation using optimising of colour quantisation, IET IMAGE PROCESSING, , 8, 761-770 (2014)
    • Viewing Distance-Aware Backlight Dimming of Liquid Crystal Displays, JOURNAL OF DISPLAY TECHNOLOGY, , 10, 867-874 (2014)
    • Dictionary-based anisotropic diffusion for noise reduction, PATTERN RECOGNITION LETTERS, , 46, 36-45 (2014)
    • Segmentation-Based Clipped Error Control Algorithm for Global Backlight Dimming, JOURNAL OF DISPLAY TECHNOLOGY, , 10, 568-573 (2014)
    • Image segmentation using linked mean-shift vectors and its implementation on GPU, IEEE Transactions on Consumer Electronics, , 60, 719-727 (2014)
    • Efficient Statistical Timing Analysis Using Deterministic Cell Delay Models, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, , , 1-5 (2014)
    • Image Quality-Aware Backlight Dimming With Color and Detail Enhancement Techniques, JOURNAL OF DISPLAY TECHNOLOGY, , 9, 112-121 (2013)
    • Direction-Select Motion Estimation for Motion-Compensated Frame Rate Up-Conversion, IEEE/OSA Journal of Display Technology, , 9, 840-850 (2013)
    • Timing Yield Slack for Timing Yield-Constrained Optimization and Its Application to Statistical Leakage Minimization, IEEE Transactions on Very Large Scale Integration Systems, , 21, 1783-1796 (2013)
    • Efficient statistical leakage analysis using deterministic cell leakage models, Microelectronics Journal, , 44, 764-773 (2013)
    • Scene Change Detection Using Multiple Histograms for Motion-Compensated Frame Rate Up-Conversion, JOURNAL OF DISPLAY TECHNOLOGY, , 8, 121-126 (2012)
    • Measuring User Similarity using Electric Circuit Analysis: Application to Collaborative Filtering, PLoS ONE, , 7, E49126- (2012)
    • Scene-Adaptive RGB-to-RGBW Conversion Using Retinex Theory-based Color Preservation, JOURNAL OF DISPLAY TECHNOLOGY, , 8, 684-694 (2012)
    • Multi-Histogram-Based Backlight Dimming for Low Power Liquid Crystal Displays, JOURNAL OF DISPLAY TECHNOLOGY, , 7, 544-549 (2011)
    • Efficient co-simulation framework enhancing system-level power estimation for a platform-based SoC design, MICROELECTRONICS JOURNAL, , 42, 1290-1298 (2011)
    • A Simulation Model of 3D Crosstalk Phenomenon on 3D Plasma Display with Active Shutter Glasses, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 57, 1451-1459 (2011)
    • Statistical Leakage Estimation Based on Sequential Addition of Cell Leakage Currents, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, , 18, 602-615 (2010)
    • Dual Motion Estimation for Frame Rate Up-Conversion, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, , 20, 1909-1914 (2010)
    • Level Up/Down Converter with Single Power-Supply Voltage for Multi-VDD Systems, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, , 10, 55-60 (2010)
    • Accelerating Relaxation Using Dynamic Error Prediction, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E92A, 648-651 (2009)
    • Realizable Reduction of RC Networks with Current Sources for Dynamic IR-Drop Analysis of Power Networks of SoCs, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E92A, 475-480 (2009)
    • Post-silicon timing yield enhancement using dual-mode elements, ELECTRONICS LETTERS, , 45, 827-828 (2009)
    • Codeword Mapping Optimization Method for Minimization of Recognized False Contour Noise, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 55, 1722-1730 (2009)
    • Image Integrity-based Gray-Level Error Control for Low Power Liquid Crystal Displays, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 55, 2401-2406 (2009)
    • Comparison of circuit reduction techniques for power network noise analysis, Journal of Semiconductor Technology and Science, , 9, 216-224 (2009)
    • A low-power implementation of asynchronous 8051 employing adaptive pipeline structure, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, , 55, 673-677 (2008)
    • Timing Criticality for Timing Yield Optimization, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E91-A, 3497-3505 (2008)
    • New Gate Models for Gate-Level Delay Calculation under Crosstalk Effects, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E91-A, 3488-3496 (2008)
    • Multiframe-based Bilateral Motion Estimation with Emphasis on Stationary Caption Processing for Frame Rate Up-Conversion, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 54, 1830-1838 (2008)
    • Timing modeling of latch-controlled sub-systems, INTEGRATION-THE VLSI JOURNAL, , 40, 62-73 (2007)
    • Symmetric discharge logic against differential power analysis, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E90-A, 234-240 (2007)
    • Image adaptive incremental subfield coding for plasma display panels, IEICE TRANSACTIONS ON ELECTRONICS, , E90-C, 2100-2104 (2007)
    • Motion compensated frame rate up-conversion using extended bilateral motion estimation, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 53, 1759-1767 (2007)
    • Level converting flip-flops for high-speed and low-power applications, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E89-A, 1740-1743 (2006)
    • An application specific processor-based controller for plasma display panels, IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, , 52, 953-961 (2006)
    • Image-dependent code optimization to improve motion picture quality of plasma displays, IEICE TRANSACTIONS ON ELECTRONICS, , E89-, 1400-1405 (2006)
    • Clock-free MTCMS flip-flops with high speed and low power, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E88-A, 1416-1424 (2005)
    • Design of a fast asynchronous embedded CISC microprocessor, A8051, IEICE TRANSACTIONS ON ELECTRONICS, , E87-C, 527-534 (2004)
    • Power modeling of synthesizable soft macros, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E87-A, 3091-3099 (2004)
    • Circuit model for two-electrode AC discharge, IEEE TRANSACTIONS ON PLASMA SCIENCE, , 31, 362-368 (2003)
    • Scan-during-sustain method for driving a high resolution AC plasma display panel, INTERNATIONAL JOURNAL OF ELECTRONICS, , 89, 289-304 (2002)
    • Selective charge-inversion addressing method for driving AC plasma display panel, DISPLAYS, , 23, 183-190 (2002)
    • Plasma uniformity of inductively coupled plasma reactor with helical heating coil, IEEE TRANSACTIONS ON PLASMA SCIENCE, , 29, 383-387 (2001)
    • Backward propagated capacitance model for register transfer level power estimation, VLSI DESIGN, , 12, 221-231 (2001)
    • Efficiency improvement of high-pressure microplasma by an electron beam, IEEE TRANSACTIONS ON PLASMA SCIENCE, , 29, 837-843 (2001)
    • Nonlinearity compensation circuit for voltage-controlled oscillator operating in linear frequency sweep mode, IEEE MICROWAVE AND GUIDED WAVE LETTERS, , 10, 537-539 (2000)
    • DEMI: A delay minimization algorithm for cell-based digital VLSI design, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E82-A, 504-511 (1999)
    • ARDOR: area optimisation algorithm for cell selection problems, ELECTRONICS LETTERS, , 35, 1825-1826 (1999)
    • Two-phase back-bias generator for low-voltage gigabit DRAMs, ELECTRONICS LETTERS, , 34, 1831-1833 (1998)
    • Efficient timing verification of latch-synchronized systems, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E80-A, 1676-1683 (1997)
    • State minimisation-based loop handling for critical path analysis, ELECTRONICS LETTERS, , 32, 8-9 (1996)
    • Image vector quantization using a two-stage self-organizing feature map, INTERNATIONAL JOURNAL OF ELECTRONICS, , 80, 703-716 (1996)
    • EFFICIENT ANALYSIS OF CANONICAL PIECEWISE-LINEAR RESISTIVE-NETWORKS, INTERNATIONAL JOURNAL OF ELECTRONICS, , 78, 333-345 (1995)
    • AN ELECTRICAL CHARACTERISTICS-BASED PIECEWISE-LINEAR DC MODEL OF THE MOSFET, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, , E78A, 632-640 (1995)
    • ELECTRICAL-LOGIC SIMULATION AND ITS APPLICATIONS, IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, , 8, 8-22 (1989)

    국내전문학술지

    • OLED 디스플레이를 위한 히스토그램 정합 기반 파워 소모 저감 기법, 전자공학회 논문지, , 51, – (2014)
    • 삼중 프레임 기반의 양방향 움직임 추정을 사용한 프레임율 증가 변환 방법 (Frame Rate Up-Conversion Using Triple Frame-based Bidirectional Motion Estimation), 전자공학회논문지, , 47, 372-379 (2010)
    • 2단 Self-organizing Feature Map 을 사용한 변환영역 영상의 벡터양자화, 전자공학회논문지 B, , , 57-65 (1995)
    • 2단 SELF-ORGANIZING FEATURE MAP 을 사용한 변환영역 영상의 벡터양자화, 전자공학회논문지, , 32/B, 57-65 (1995)
    • 정규 구간선형 방정식을 갖는 저항성 회로의 효율적인 해석, 전자공학회논문지, , 31/ A, 142-152 (1994)

    일반학술지

    • Hybrid Gate-Level Leakage Model for Monte Carlo Analysis on Multiple GPUs, IEEE Access, , 2, 183-194 (2014)
    • 동기 시스템의 타이밍 설계와 검증, CAD 및 VLSI 설계연구회지, , 4, 95-111 (1995)
    • Effcient Analysis of Canonical PieceWise-Lineat Resistive Networks, INTERNATIONAL JOURNAL OF ELECTRONICS, , 78, 333-345 (1995)
    • 다단 조합논리회로 자동설계기의 개발, 연구기보, , 5, 868-877 (1991)
    • Electrical-Logic Simulation and Its Applications, , , 8, 8-22 (1989)
Conference Proceedings
    • Non-rigid Registration based on B-spline using Point Matching, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 95-96 (2015)
    • An Energy Efficient Multi-scale Retinex Algorithm based on the Ratio of Saturated regions, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 295-296 (2015)
    • An Energy-efficient Design Time Task Mapping Algorithm for MPSoC, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 37-38 (2015)
    • Balanced Current Source Model of the Three-input Combinational Logic Gate for Timing Analysis, CONFERENCE ON PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS, 0, 0, 121-124 (2015)
    • Image Segmentation using Linked Mean-Shift Vectors with Region Attribution Analysis, CONFERENCE ON PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS, 0, 0, 188-191 (2015)
    • Foreground-based Depth Map Generation for 2D-to-3D Conversion, INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 0, 0, 1210-1213 (2015)
    • Hybrid gate-level 누설 전류 모델의 gate library characterization에 적합한 error metric, 대한전자공학회 SOC 설계연구회학술발표회, 0, 0, – (2015)
    • 경계 기반 영역 병합을 통한 영상 분할, 대한전자공학회 SOC 설계연구회학술발표회, 0, 0, – (2015)
    • 전력 소모를 고려한 asymmetric MPSoC의 효율 예측, 대한전자공학회 SOC 설계연구회학술발표회, 0, 0, – (2015)
    • Current Source Model of Combinational Logic Gates for Accurate Gate-level Circuit Analysis and Timing Analysis, VLSI DESIGN, AUTOMATION AND TEST, 0, 0, – (2015)
    • Automatic Depth Map Generation from a Single Image Using Segment-Adaptive Depth Merging, IEEE INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, 0, 0, 668-669 (2015)
    • Ray-casting algorithm and its considerations for parallel processing optimization techniques for parallel ray-casting algorithm, INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS, 0, 0, 107-110 (2014)
    • Anisotropic Diffusion-based Denoising Using Residual image for Preservation of Image Details, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 52-53 (2014)
    • Memory efficient data structure for graph representation of DSPF netlist, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 292-293 (2014)
    • Transfer Function Design for Volume Rendering using K-Means Clustering, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 48-49 (2014)
    • Image Denoising Considering Characteristics of YCbCr color channels, INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS-BERLIN, 0, 0, 181-184 (2014)
    • Stereo Confidence Metrics Using the Costs of Surrounding Pixels, INTERNATIONAL CONFERENCE ON DIGITAL SIGNAL PROCESSING, 0, 0, 98-103 (2014)
    • Delay Calculation of a Victim Gate under Crosstalk Noise using Cumulative Gate Overdrive Voltage, THE INTERNATIONAL TECHNICAL CONFERENCE ON CIRCUITS/SYSTEMS, COMPUTERS AND COMMUNICATIONS, 0, 0, – (2014)
    • Adaptive Noise Reduction Method using Variable Window Size Based on Region Analysis, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 1180-1182 (2014)
    • Image Segmentation Using Densly Constructed Mean-Shift Vectors, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 1176-1179 (2014)
    • Application of Cumulative Gate Overdrive Voltage to Crosstalk, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 144-148 (2014)
    • Asymmetric MPSoC에 대한 성능의 상향한계, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 91-94 (2014)
    • 버스 기반 MPSoC 구조에서의 태스크 매핑 알고리즘에 대한 조사, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 82-87 (2014)
    • 영상 디테일 수준에 따른 효율적인 영상 분할, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 112-116 (2014)
    • Adaptive Subpixel Rendering Using Sharpness Enhancement for Ultrasound Imaging, WORKSHOP ON IMAGE PROCESSING AND IMAGE UNDERSTANDING (IPIU), 0, 0, – (2014)
    • Image Segmentation Using Linked Mean-Shift Vectors for SIMD Architecture, THE INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, 0, 0, 484-485 (2014)
    • Accuracy enhancement of image segmentation using adaptive anisotropic diffusion, THE 1ST IEEE GLOBAL CONFERENCE ON CONSUMER ELECTRONICS (GCCE 2012), 0, 0, 726-727 (2013)
    • An efficient metric for detecting timing failure region due to crosstalk noise, 2013 5TH ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ASQED 2013), 0, 0, 325-328 (2013)
    • FPGA Implementation of Disparity Estimation Proceesing Architecture for Stereo Camera System, THE SIXTH INTERNATIONAL CONFERENCE ON ADVANCES IN CIRCUITS, ELECTRONICS AND MICRO-ELECTRONICS, 0, 0, 18-22 (2013)
    • Fast human detection using cumulative temporal data, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 118-121 (2013)
    • Edge connectivity-based image denoising for digital TV systems, CONSUMER ELECTRONICS (ICCE), 2013 IEEE INTERNATIONAL CONFERENCE ON, 0, 0, 393-394 (2013)
    • Multi-histogram based scene change detection for frame rate up-conversion, CONSUMER ELECTRONICS (ICCE), 2013 IEEE INTERNATIONAL CONFERENCE ON, 0, 0, 336-337 (2013)
    • Perceived distortion aware backlight dimming for low power and high quality LCD devices, CONSUMER ELECTRONICS (ICCE), 2013 IEEE INTERNATIONAL CONFERENCE ON, 0, 0, 386-387 (2013)
    • Statistical Leakage Analysis Using The Deterministic Modeling of Cell Leakage Current, INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS (ICECS), 0, 0, 837-840 (2012)
    • Image Denoising Method Based on Non-Local Means Filter and Noise Estimation, INTERNATIONAL DISPLAY WORKSHOPS (IDW) IN CONJUNCTION WITH ASIA DISPLAY 2012, 0, 0, 721-724 (2012)
    • 동적 열 관리 기법에 대한 소개 및 분석, 한국스마트미디어학회 추계학술발표대회 논문집, 0, 0, 12-14 (2012)
    • 입체 영상을 이용한 인긴과 컴퓨터 상호작용에서 거리 측정 정확도에 대한 연구, 한국스마트미디어학회 추계학술발표대회 논문집, 0, 0, 33-35 (2012)
    • MPSoC에서 에너지 효율을 높이는 방법과 그에 대한 분석, 한국스마트미디어학회 추계학술발표대회 논문집, 0, 0, 121-123 (2012)
    • 3D depth 추출을 위한 영상 분할 기술에 관한 연구, 한국스마트미디어학회 추계학술발표대회 논문집, 0, 0, 333-336 (2012)
    • A Fast Multi-scale Retinex Algorithm using Dominant SSR in Weights Selection, INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC 2012), 0, 0, 37-40 (2012)
    • Adaptive Selection of Weights in Multi-scale Retinex using Illumination and Object Edges, THE 2012 INTERNATIONAL CONFERENCE ON IMAGE PROCESSING, COMPUTER VISION, & PATTERN RECOGNITION (IPCV), 0, 0, 1154-1158 (2012)
    • Temporal Sparse Scan for Human Detection in Video, THE 2012 INTERNATIONAL CONFERENCE ON IMAGE PROCESSING, COMPUTER VISION, & PATTERN RECOGNITION (IPCV), 0, 0, 1167-1170 (2012)
    • Load Model Technique for Mesh-structured Power Distribution Network, 4TH ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ASQED 2012), 0, 0, 247-250 (2012)
    • Adaptive Denoising Algorithm Based on Image Region Analysis, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 477-480 (2012)
    • ASIP-based Control System for LED Matrix Display, INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS 2012), 0, 0, 3061-3064 (2012)
    • Analysis and Design for Text Readability Increase in Quad-Structure RGBW Color EPD, INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS 2012), 0, 0, 1724-1727 (2012)
    • 적응적 가중치를 사용한 Multi Scale Retinex, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, – (2012)
    • ASIP 기반의 감성조명 제어 시스템, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, – (2012)
    • Leakage Current Modeling for GPGPU Systems, INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC 2011), 0, 0, 175-178 (2011)
    • Two-Step Local Dimming for Image Quality Preservation in LCD Displays, INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC 2011), 0, 0, 274-277 (2011)
    • Statistical Leakage Analysis by Parallel Monte-Carlo Programming on a CUDA Platform, 3RD ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ASQED 2011), 0, 0, 146-150 (2011)
    • Timing Yield Slack for Statistical Optimization, 3RD ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ASQED 2011), 0, 0, 125-133 (2011)
    • 특징의 가우시안 분포 특성을 이용한 고속기계학습방법, 대한전자공학회 하계학슬대회, 0, 0, 1049-1052 (2011)
    • Integer-pel Motion Estimation Specific Instructions and their Hardware Architecture for ASIP, IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 0, 0, 953-956 (2011)
    • 다단 알고리즘 구조를 이용한 고성능 보행자 인식 시스템, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 91-94 (2011)
    • 평면 디스플레이 장치의 RGBW 변환에 따른 색 왜곡 분석 연구, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 163-167 (2011)
    • Dynamic Backlight Dimming Using Multiple Histograms for Low Power Liquid Crystal Displays, THE 29TH INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, 0, 0, 539-540 (2011)
    • Motion Vector Smoothing for Motion-Compensated Frame Rate Up-Conversion, INTERNATIONAL SOC DESIGN CONFERENCE, 0, 0, 358-359 (2010)
    • Dynamic Global Dimming Method based on the Complementary Cumulative Distribution Function for LCD, INTERNATIONAL MEETING ON INFORMATION DISPLAY, 0, 0, 241-242 (2010)
    • Global Backlight Dimming Method Using Two-sided Gray-level Conversion for LCD, INTERNATIONAL MEETING ON INFORMATION DISPLAY, 0, 0, 414-415 (2010)
    • Performance Comparison of Fast Bilateral Motion Estimation Algorithms for Frame Rate Up-Conversion, INTERNATIONAL MEETING ON INFORMATION DISPLAY, 0, 0, 34-35 (2010)
    • Evolutionary Algorithm-based Motion Estimation for Frame Rate Up-Conversion, 제23회 신호처리합동학술대회 논문집, 0, 0, 350-353 (2010)
    • Effect of Gate-level Design Margin Relaxation on Overall Circuit Performance Metrics in VLSI Design, ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, 0, 0, 314-317 (2010)
    • Efficient Reduction Technique of Resistive Mesh Structured Power Network, ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, 0, 0, 351-355 (2010)
    • Dynamic Clipping Ratio Determination for Global Backlight Dimming in LCD, IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 0, 0, 3256-3259 (2010)
    • Low-Power LCDs Using an Image Integrity-Based Backlight-Dimming Algorithm, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 1005-1008 (2010)
    • Surface-Based Adaptive Incremental Subfield Coding Method for Plasma Display Panels, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 1576-1579 (2010)
    • Improving the Process Variation Tolerability of Flip-Flops for UDSM Circuit Design, THE 11TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, 0, 0, 812-817 (2010)
    • Worst-Case Timing Analysis in UDSM Era, ECTI-CON, 0, 0, 405-408 (2010)
    • 양방향 화소값 변환을 사용한 백라이트 디밍 시스템, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 193-196 (2010)
    • 타이밍 수율 향상을 위한 Dual mode element 플립플롭, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 44-47 (2010)
    • 효율적인 전원 노이즈 해석을 위한 Ground 회로의 모델링 기법, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 422-425 (2010)
    • Evaluation of the State-of-the Art Statistical Leakage Estimation Methods using the BSIM4 Transistor Model, THE 12TH INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS (ISIC-2009), 0, 0, – (2009)
    • High-level Statistical Timing Analysis under Process Variation, THE 12TH INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS (ISIC-2009), 0, 0, – (2009)
    • Impact of Process Variation on Timing Characteristics of MTCMOS Flip-flops for Low-power Mobile Multimedia Applications, THE 12TH INTERNATIONAL SYMPOSIUM ON INTEGRATED CIRCUITS (ISIC-2009), 0, 0, – (2009)
    • Effect of Local Random Variation on Gate-Level Delay and Leakage Statistical Analysis, ASIA SYMPOSIUM ON QUALITY ELECTRONIC DESIGN(ASQED) 2009, 0, 0, – (2009)
    • Assessment of Using Statistical Leakage Estimation at the Macro Level for VLSI Designs, THE 24TH INTERNATIONAL TECHNICAL CONFERENCE ON CIRCUITS/SYSTEMS, COMPUTERS AND COMMUNICATIONS (ITC-CSCC 2009), 0, 0, – (2009)
    • Full Search Block Matching Algorithm using Pattern-based Sub-sampling for Low Power Hardware Implementation, THE 24TH INTERNATIONAL TECHNICAL CONFERENCE ON CIRCUITS/SYSTEMS, COMPUTERS AND COMMUNICATIONS (ITC-CSCC 2009), 0, 0, – (2009)
    • Single Power-Supply Voltage Level Converter for Multi-VDD Systems, THE 24TH INTERNATIONAL TECHNICAL CONFERENCE ON CIRCUITS/SYSTEMS, COMPUTERS AND COMMUNICATIONS (ITC-CSCC 2009), 0, 0, – (2009)
    • Efficient Load Model of Resistive Mesh Structured Power Network, THE 24TH INTERNATIONAL TECHNICAL CONFERENCE ON CIRCUITS/SYSTEMS, COMPUTERS AND COMMUNICATIONS (ITC-CSCC 2009), 0, 0, – (2009)
    • Adaptive Sum of the Bilateral Absolute Difference for Motion Estimation Using Temporal Symmetry, THE SID INTERNATIONAL SYMPOSIUM, SEMINAR, AND EXHIBITION, 0, 0, 1271-1274 (2009)
    • Design and Implementation of Median Filter based Adaptive Motion Vector Smoothing for Motion Compensated Frame Rate Up-Conversion, THE 13TH IEEE INTERNATIONAL SYMPOSIUM ON CONSUMER ELECTRONICS (ISCE 2009), 0, 0, 745-748 (2009)
    • Low Cost and Flexible Processor-Based Controller for Timing Signal Generation in PDP, THE 13TH IEEE INTERNATIONAL SYMPOSIUM ON CONSUMER ELECTRONICS (ISCE 2009), 0, 0, 692-695 (2009)
    • Gate-Level Delay/Leakage의 통계적 분석에 LER과 RDF가 미치는 영향분석, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 324-327 (2009)
    • Performance Comparison of Fast Block MatchingAlgorithms using a new Motion Vector based Metric, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 281-284 (2009)
    • SPICE simulation을 위한 PRIMA의 등가회로 구현, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 142-145 (2009)
    • 마이크로프로세서 기반의 PDP 비디오 데이터 처리기, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 464-467 (2009)
    • 이미지의 region특성을 고려한 PDP TV를 위한 adaptive codeword 선택 방법, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 276-279 (2009)
    • 전원 회로 노이즈 분석을 위한 Model Order Reduction기법의 비교 분석, 대한전자공학회 SOC 설계연구회학술발표회논문집, 0, 0, 138-141 (2009)
    • Incremental Statistical Static Timing Analysis with Gate Timing Yield Emphasis, 2008 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2008), 0, 0, – (2008)
    • Adaptive Scanorder Algorithm for Optimized Switching of PDP Data Drivers, Proceedings of IEEK Fall Conference 2008, 0, 0, 721-722 (2008)
    • Scan Order Decision Algorithm for Improving the Reliability of PDP Data Drivers, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 214-217 (2008)
    • Assessment of Using the Statistical Timing Analysis Software for the VLSI Design at the Macro Level, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 187-190 (2008)
    • Hardware Implementation of Motion Estimation Using a Sub-sampled Block for Frame Rate Up-Conversion, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 101-104 (2008)
    • Error Diffusion Method for Improvement of Gray Scale Rendition in PDP, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, 1525-1528 (2008)
    • High Performance Level-Converting Flip-Flop with a Simple Pulse Generator and a Fast Latch, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, 561-564 (2008)
    • Phase Correlated Bilateral Motion Estimation for Frame Rate Up-Conversion, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, – (2008)
    • Timing Estimation Method for Parameterized Macro Model Considering Pin-to-Pin Delay in High-Level Synthesis, The 9th International Conference on Electronics, Information, and Communication (ICEIC), Tashkent,, 0, 0, 439-442 (2008)
    • Adaptive frame rate up-conversion considering low computational complexity and complex motion, The SID International Symposium, Seminar, and Exhibition 2008, LA, USA, 0, 0, – (2008)
    • A Novel Image Compression Algorithm for Overdriving, The SID International Symposium, Seminar, and Exhibition 2008, LA, US, 0, 0, – (2008)
    • Comparison of Characterization Methods for Statistical Analysis of SoC Designs, ECTI-CON 2008, Krabi, Thailand, 0, 0, – (2008)
    • Investigation of Efficiency and Accuracy on Incremental SSTA, ECTI-CON 2008, Krabi, Thailand, 0, 0, 821-824 (2008)
    • 프레임 레이트 업 변환을 위한 움직임 가속도 모델, SoC 설계연구회학술발표회논문집, 0, 0, 37-40 (2008)
    • 플라즈마 디스플레이 패널을 위한 서브필드 데이터 정열기 설계, SoC 설계연구회학술발표회논문집, 0, 0, 41-44 (2008)
    • Adaptive Color Processing Algorithm for Frame Rate Up-Conversion, NEXT2007, Seoul, 0, 0, 394-397 (2007)
    • Frame rate up-conversion with bidirectional sub-sampled block motion estimation and minimum deviation filter, NEXT 2007, Seoul, Korea, 0, 0, – (2007)
    • Investigation on Correlations in Statistical Static Timing Analysis, NEXT 2007, Seoul, Korea, 0, 0, – (2007)
    • Investigation on the Non-Lognormal Leakage Characteristic of the Leakage Current Distribution under Process Variation, NEXT 2007, Seoul, Korea, 0, 0, – (2007)
    • Image Compression Using 1-D DWT and Residual Coding, 2007 International SoC Conference (ISOCC 2007), 0, 0, 305-308 (2007)
    • The parameterized power model for embedded SRAMs with emphasis on the activity of address signals, International SoC Design Conference (ISOCC), Seoul, Korea, 0, 0, – (2007)
    • The Effect of Slew Variation in Statistical Static Timing Analysis of SoCs, International SoC Design Conference (ISOCC), Seoul, Korea, 0, 0, – (2007)
    • Monte Carlo Simulation with Convergences of Mean and Variance for a SoC Design, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), Ko, 0, 0, 1205-1206 (2007)
    • Phase Correlation-Based Motion Estimation Using Variable Block Sizes for Frame Rate Up-Conversion, The 22nd ITC-CSCC, Busan, Korea, 0, 0, – (2007)
    • Effective Luminance Compensation: Advanced Driving Method to Improve LCD Response Time, 13th international display workshopsOtsu, Japan, 0, 0, 747-750 (2006)
    • Performance Comparison of Motion Estimation Methods for Frame Rate Up-Conversion, 13th international display workshopsOtsu, Japan, 0, 0, 1633-1636 (2006)
    • A Flexible Processor-Based Liquid Crystal Display Timing Controller for High Performance, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 481-484 (2006)
    • A Real-Time Low Memory DWT based Image Compression, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 333-336 (2006)
    • Efficient Method for Accurate Estimation of Gate Delay with Capacitive Coupling, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 29-32 (2006)
    • Hybrid Multi-Threshold CMOS using Dual-Supply Voltages, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 37-39 (2006)
    • A Flexible Processor-Based Liquid Crystal Display Timing Controller for High Performance, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 481-484 (2006)
    • A Real-Time Low Memory DWT based Image Compression, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 333-336 (2006)
    • Efficient Method for Accurate Estimation of Gate Delay with Capacitive Coupling, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 29-32 (2006)
    • Hybrid Multi-Threshold CMOS using Dual-Supply Voltages, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 200, 0, 0, 37-39 (2006)
    • Design of a Wire Rolling Integrated Control and Data Acquistion System Based on CAN bus, International Conference on Electronics, Information, and Communication, Ulaanbaatar, Mongolia, 0, 0, 280-283 (2006)
    • Design of a Wire Rolling Integrated Control and Data Acquistion System Based on CAN bus, International Conference on Electronics, Information, and Communication, Ulaanbaatar, Mongolia, 0, 0, 280-283 (2006)
    • Crosstalk을 고려한 Gate-level Delay Calculation의 Accuracy 향상을 위한 Time-varying Output Resistance Model, 제 13회 한국반도체학술대회, 0, 0, 327-328 (2006)
    • Crosstalk을 고려한 Gate-level Delay Calculation의 Accuracy 향상을 위한 Time-varying Output Resistance Model, 제 13회 한국반도체학술대회, 0, 0, 327-328 (2006)
    • Codeword Selection for high image quality of PDPs, International SoC Design Conference(ISOCC) 2005, Seoul, Rep. of Korea, 0, 0, 449-452 (2005)
    • Codeword Selection for high image quality of PDPs, International SoC Design Conference(ISOCC) 2005, Seoul, Rep. of Korea, 0, 0, 449-452 (2005)
    • False Contour Noise Reduction of Plasma Display Panel through Dynamic Codeword Selection, International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC) 2005, 0, 0, 137-138 (2005)
    • Level Converting Flip-Flops for Multi-VDD Systems, International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC) 2005, 0, 0, 97-98 (2005)
    • False Contour Noise Reduction of Plasma Display Panel through Dynamic Codeword Selection, International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC) 2005, 0, 0, 137-138 (2005)
    • Level Converting Flip-Flops for Multi-VDD Systems, International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC) 2005, 0, 0, 97-98 (2005)
    • Simulated Annealing에 기초한 최적 Subfield Codeword Set 추출 방법론에 관한 연구, 반도체 소사이어티 하계학술대회, 0, 0, – (2005)
    • Simulated Annealing에 기초한 최적 Subfield Codeword Set 추출 방법론에 관한 연구, 반도체 소사이어티 하계학술대회, 0, 0, – (2005)
    • 하드웨어와 소프트웨어의 통합된 전력 소모 예측 기법, 대한전자공학회 SoC 학술대회, 0, 0, 1-6 (2005)
    • 하드웨어와 소프트웨어의 통합된 전력 소모 예측 기법, 대한전자공학회 SoC 학술대회, 0, 0, 39088-6 (2005)
    • Power Network Reduction Method for Efficient IR Drop Analysis, International SoC Design Conference(ISOCC) 2004, 0, 0, 101-104 (2004)
    • Power Network Reduction Method for Efficient IR Drop Analysis, International SoC Design Conference(ISOCC) 2004, 0, 0, 101-104 (2004)
    • Clock-free MTCMOS Flip-flops with High Speed and Low Power, The 2004 International Technical Conference on Circuits/Systems, Computers and Communications, 0, 0, {8C2L-4-1}-{8C2L-4-4} (2004)
    • Clock-free MTCMOS Flip-flops with High Speed and Low Power, The 2004 International Technical Conference on Circuits/Systems, Computers and Communications, 0, 0, – (2004)
    • 유연성 있는 플라스마 디스플레이 패널 제어기 설계, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 113-117 (2004)
    • MTCMOS 회로의 노이즈 제약에 따른 CCS 셀 최적화, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 251-256 (2004)
    • Symmetric Differential Dynamic Logic을 이용한 Power Analysis Attack에 대한 회로 수준 대응 방법, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 106-111 (2004)
    • Synthesizable RTL Macro를 위한 Power 모델링 방법, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 227-232 (2004)
    • 유연성 있는 플라스마 디스플레이 패널 제어기 설계, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 113-117 (2004)
    • MTCMOS 회로의 노이즈 제약에 따른 CCS 셀 최적화, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 251-256 (2004)
    • Symmetric Differential Dynamic Logic을 이용한 Power Analysis Attack에 대한 회로 수준 대응 방안, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 106-112 (2004)
    • Synthesizable RTL Macro를 위한 Power 모델링 방법, 대한전자공학회 SoC 설계 연구회 학술발표회 논문집, 0, 0, 227-232 (2004)
    • On-chip Inductance를 고려한 RLC Power Distribution Network의 Noise Analysis, 10th 한국반도체학술대회, 0, 0, – (2003)
    • On-chip Inductance를 고려한 RLC Power Distribution Network의 Noise Analysis, 10th 한국반도체학술대회, 0, 0, – (2003)
    • Advanced Black Box Timing Model for Latch-Synchronized IPs, SOC Design Conference, 0, 0, – (2002)
    • Memory Modeling for Power Estimation at Register Transfer Level [IEEE Best Paper Award], SOC Design Conference, 0, 0, – (2002)
    • Pass-Transistor Logic 합성을 위한 FBDD Minimization Algorithm, SOC Design Conference, 0, 0, – (2002)
    • Advanced Black Box Timing Model for Latch-Synchronized IPs, SOC Design Conference, 0, 0, – (2002)
    • Memory Modeling for Power Estimation at Register Transfer Level [IEEE Best Paper Award], SOC Design Conference, 0, 0, – (2002)
    • Pass-Transistor Logic 합성을 위한 FBDD Minimization Algorithm, SOC Design Conference, 0, 0, – (2002)
    • 래치 동기 시스템을 위한 Advanced Black-Box 타이밍 모델, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 252-258 (2002)
    • IR Drop 해석을 위한 회로 축소 기법의 성능 개선, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 276-280 (2002)
    • Power Estimation of the Clock Network at Register Transfer Level, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 271-275 (2002)
    • IR Drop 해석을 위한 회로 축소 기법의 성능 개선, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 276-280 (2002)
    • Power Estimation of the Clock Network at Register Transfer Level, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 271-275 (2002)
    • 래치 동기 시스템을 위한 Advanced Black-Box 타이밍 모델, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 252-258 (2002)
    • Momory Modeling for Power Estimation at Register Transfer Level, SOC Design Conference, 0, 0, – (2002)
    • Power Modeling of Parameterized Designs at Register Transfer Level, SOC Design Conference, 0, 0, 629-632 (2001)
    • Power Modeling을 위한 메모리의 구조 연구, SOC Design Conference, 0, 0, 752-755 (2001)
    • Parameterized Design을 위한 RTL Power Model, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 206-209 (2001)
    • Parameterized Design을 위한 RTL Power Model, 대한전자공학회 CAD 및 VLSI 설계 연구회 학술발표회 논문집, 0, 0, 206-209 (2001)
    • Power Modeling of Parameterized Designs at Register Transfer Level, SOC Design Conference, 0, 0, 629-632 (2001)
    • Power Modeling을 위한 메모리의 구조 연구, SOC Design Conference, 0, 0, 752-755 (2001)
    • 시각 반응 모델에 의한 AC PDP의 Dynamic False Contour Noise 해석, 대한전자공학회 추계학술대회 논문집 IV, 0, 0, 85-88 (2000)
    • 시각 반응 모델에 의한 AC PDP의 Dynamic False Contour Noise 해석, 대한전자공학회 추계학술대회 논문집 IV, 0, 0, 85-88 (2000)
    • 최소 자원을 사용하는 저전력 데이터 패스 할당 알고리즘, 대한전자공학회 추계학술대회 논문집 II, 0, 0, 75-78 (2000)
    • 최소 자원을 사용하는 저전력 데이터 패스 할당 알고리즘, 대한전자공학회 추계학술대회 논문집 II, 0, 0, 75-78 (2000)
    • 면적 최적화를 위한 셀 교체 알고리듬, Proceedings of IEEK Fall Conference, 0, 0, 388-391 (1999)
    • A Cell Selection Algorithm for Area Minimization [Best Student Paper Award], 6th International Conference on VLSI and CAD, 0, 0, 29-31 (1999)
    • Critical Path Analysis Considering the Signal Transition Time, 6th International Conference on VLSI and CAD, 0, 0, 37-40 (1999)
    • 고해상도 AC PDP 시스템의 입력 처리 모듈 설계, 제 5회 IDEC MPW 발표회 논문집, 0, 0, 480-485 (1999)
    • A Cell Selection Algorithm for Area Minimization [Best Student Paper Award], 6th International Conference on VLSI and CAD, 0, 0, 29-31 (1999)
    • Critical Path Analysis Considering the Signal Transition Time, 6th International Conference on VLSI and CAD, 0, 0, 37-40 (1999)
    • Load Independent Energy Recovery Circuit for AC PDP, 제 5회 IDEC MPW 발표회 논문집, 0, 0, 475-479 (1999)
    • Load Independent Energy Recovery Circuit for AC PDP, 제 5회 IDEC MPW 발표회 논문집, 0, 0, 475-479 (1999)
    • Register-Transfer Level Power Modeling for the Efficient Power estimation of VLSI systems, Proceedings of IEEK CAD & VLSI Design Conference, 0, 0, 135-137 (1999)
    • Register-Transfer Level Power Modeling for the Efficient Power estimation of VLSI systems, Proceedings of IEEK CAD & VLSI Design Conference, 0, 0, 135-137 (1999)
    • 고해상도 AC PDP 시스템의 입력 처리 모듈 설계, 제 5회 IDEC MPW 발표회 논문집, 0, 0, 480-485 (1999)
    • 면적 최적화를 위한 셀 교체 알고리듬, Proceedings of IEEK Fall Conference, 0, 0, 388-391 (1999)
    • A Cell Selection Algorithm for Area Minimization, 6th International Conference on VLSI and CAD, 0, 0, 29-31 (1999)
    • 확장 가능하고 power-efficient한 2-D IDCT processor 구조의 제안, 2ND MPC CONFERENCE, 0, 0, 113-118 (1998)
    • 확장 가능하고 power-efficient한 2-D IDCT processor 구조의 제안, 2nd MPC, 0, 0, 113-118 (1998)
    • Efficient Glitch Generation Estimation in Logic Systems, International Conference on VLSI and CAD, 0, 0, 247-249 (1997)
    • Efficient Glitch Generation Estimation in Logic Systems, International Conference on VLSI and CAD, 0, 0, 247-249 (1997)
    • JPEG에 규정된 Modified Huffman 압축 알고리즘을 사용한 VLC encoder의 구현, 1st MPC Conference, 0, 0, 223-228 (1997)
    • JPEG에 규정된 Modified Huffman 압축 알고리즘을 사용한 VLC encoder의 구현, 1st MPC Conference, 0, 0, 223-228 (1997)
    • Timing Verification for Latch-controlled VLSI Synchronous Systems, Proceedings of KITE CAD & VLSI Design Conference, 0, 0, 48-51 (1996)
    • 래치 제어 초집적 동기시스템의 타이밍 검증, VLSI/CAD 학술대회, 0, 0, 48-51 (1996)
    • Timing Verification for Latch-controlled VLSI Synchronous Systems, Proceedings of KITE CAD & VLSI Design Conference, 0, 0, 48-51 (1996)
    • Mixed-Level Timing 검증기 개발, 91 특정연구 발표회, 0, 0, – (1992)
    • 16 bit x 16 bit 승산기의 설계 trade-offs, Proceedings of IEEE Korea Section Electron Devices Conference, 0, 0, 71-74 (1992)
    • MOSFET의 구간 선형 모델, 제2회 젊은 공학도를 위한 반도체 workshop, 0, 0, 207-214 (1992)
    • 16 bit x 16 bit 승산기의 설계 trade-offs, Proceedings of IEEE Korea Section Electron Devices Conference, 0, 0, 71-74 (1992)
    • Mixed-Level Timing 검증기 개발, 91 특정연구 발표회, 0, 0, – (1992)
    • MOSFET의 구간 선형 모델, 제2회 젊은 공학도를 위한 반도체 workshop, 0, 0, 207-214 (1992)
    • An Efficient Loop Handling Algorithm for Critical Path Analysis, INTERNATIONAL CONFERENCE ON VLSI AND CAD, 0, 0, 325-328 (1991)
    • The Timing Verification of Synchronous Systems Considering the Types of Synchronization Elements, International Conference on VLSI and CAD, 0, 0, 329-332 (1991)
    • An Efficient Loop Handling Algorithm for Critical Path Analysis, Proc. of International Conference on VLSI and CAD, 0, 0, 325-328 (1991)
    • Gate-level Timing Verifier의 개발 (II), 90 특정연구 결과 발표회, 0, 0, – (1991)
    • Gate-level Timing Verifier의 개발 (II), 과학기술처, ’90 특정연구 결과 발표회, 한국전자통신연구소, 0, 0, – (1991)
    • The Timing Verification of Synchronous Systems Considering the Types of Synchronization Elements, International Conference on VLSI and CAD, 0, 0, 329-332 (1991)
    • GATE-LEVEL TIMING VERIFIER의 개발, 89 특정연구결과발표회, 0, 0, 73-79 (1990)
    • GATE-LEVEL TIMING VERIFIER의 개발, 과학기술처, ’89 특정연구 결과 발표회, 전자통신연구소, 0, 0, 73-79 (1990)
    • An Accurate Delay Modeling Techniques for Switch-Level Timing Verification, Proc. of Design Automation Conference, 0, 0, 227-233 (1986)
    • An Accurate Delay Modeling Techniques for Switch-Level Timing Verification, Proc. of Design Automation Conference, 0, 0, 227-233 (1986)
    • Electrical-Logic Simulation, DIGEST OF INTERNATIONAL CONFERENCE ON CAD, IEEE, 0, 0, – (1984)
    • SoC Design and Verification in the Very Deep-Submicron Era, 2003 International Conference on Computers, Communications and Systems, 0, 0, – (0000)
    • Effective Luminance Compensation: Advanced Driving Method to Improve LCD Response Time, 13th international display workshopsOtsu, Japan, 0, 0, 747-750 (0000)
    • Performance Comparison of Motion Estimation Methods for Frame Rate Up-Conversion, 13th international display workshopsOtsu, Japan, 0, 0, 1633-1636 (0000)
    • Monte Carlo Simulation with Convergences of Mean and Variance for a SoC Design, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), Ko, 0, 0, 1205-1206 (0000)
    • Phase Correlation-Based Motion Estimation Using Variable Block Sizes for Frame Rate Up-Conversion, The 22nd ITC-CSCC, Busan, Korea, 0, 0, – (0000)
    • Image Compression Using 1-D DWT and Residual Coding, 2007 International SoC Conference (ISOCC 2007), 0, 0, 305-308 (0000)
    • The Effect of Slew Variation in Statistical Static Timing Analysis of SoCs, International SoC Design Conference (ISOCC), Seoul, Korea, 0, 0, – (0000)
    • The parameterized power model for embedded SRAMs with emphasis on the activity of address signals, International SoC Design Conference (ISOCC), Seoul, Korea, 0, 0, – (0000)
    • Adaptive Color Processing Algorithm for Frame Rate Up-Conversion, NEXT2007, Seoul, 0, 0, 394-397 (0000)
    • Frame rate up-conversion with bidirectional sub-sampled block motion estimation and minimum deviation filter, NEXT 2007, Seoul, Korea, 0, 0, – (0000)
    • Investigation on Correlations in Statistical Static Timing Analysis, NEXT 2007, Seoul, Korea, 0, 0, – (0000)
    • Investigation on the Non-Lognormal Leakage Characteristic of the Leakage Current Distribution under Process Variation, NEXT 2007, Seoul, Korea, 0, 0, – (0000)
    • 프레임 레이트 업 변환을 위한 움직임 가속도 모델, SoC 설계연구회학술발표회논문집, 0, 0, 37-40 (0000)
    • 플라즈마 디스플레이 패널을 위한 서브필드 데이터 정열기 설계, SoC 설계연구회학술발표회논문집, 0, 0, 41-44 (0000)
    • Comparison of Characterization Methods for Statistical Analysis of SoC Designs, ECTI-CON 2008, Krabi, Thailand, 0, 0, – (0000)
    • Investigation of Efficiency and Accuracy on Incremental SSTA, ECTI-CON 2008, Krabi, Thailand, 0, 0, 821-824 (0000)
    • A Novel Image Compression Algorithm for Overdriving, The SID International Symposium, Seminar, and Exhibition 2008, LA, US, 0, 0, – (0000)
    • Adaptive frame rate up-conversion considering low computational complexity and complex motion, The SID International Symposium, Seminar, and Exhibition 2008, LA, USA, 0, 0, – (0000)
    • Timing Estimation Method for Parameterized Macro Model Considering Pin-to-Pin Delay in High-Level Synthesis, The 9th International Conference on Electronics, Information, and Communication (ICEIC), Tashkent,, 0, 0, 439-442 (0000)
    • Error Diffusion Method for Improvement of Gray Scale Rendition in PDP, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, 1525-1528 (0000)
    • High Performance Level-Converting Flip-Flop with a Simple Pulse Generator and a Fast Latch, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, 561-564 (0000)
    • Phase Correlated Bilateral Motion Estimation for Frame Rate Up-Conversion, The 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-, 0, 0, – (0000)
    • Adaptive Scanorder Algorithm for Optimized Switching of PDP Data Drivers, Proceedings of IEEK Fall Conference 2008, 0, 0, 721-722 (0000)
    • Assessment of Using the Statistical Timing Analysis Software for the VLSI Design at the Macro Level, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 187-190 (0000)
    • Hardware Implementation of Motion Estimation Using a Sub-sampled Block for Frame Rate Up-Conversion, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 101-104 (0000)
    • Scan Order Decision Algorithm for Improving the Reliability of PDP Data Drivers, International SoC Design Conference (ISOCC) 2008, Busan, Korea, 0, 0, 214-217 (0000)
    • Incremental Statistical Static Timing Analysis with Gate Timing Yield Emphasis, 2008 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2008), 0, 0, – (0000)
Invited Talk or Presentations
    • 고속 디지털 시스템의 타이밍 검증, IDEC 공개강좌, 0, 0, – (1998)
    • 동기시스템의 타이밍 설계와 해석, Proceedings of VLSI & CAD Workshop, 0, 0, 183-215 (1990)
    • The Design and Verification of Signal Timing in High Performance Digital Systems, CAD 사용자 발표대회, 0, 0, – (0000)
Books
    • 집적회로의 설계 검증 : Simulation and Emulation, Chpater 2, Circuit Simulation, 홍릉과학출판사, 335, 김영환 (1999)
Research Activities
    • VERILOG로 설계한 RTL 시스템의 전력 소모 예측에 관한 연구, [삭제]삼성전자(주)기흥공장 (2001-2002)
    • 차세대 UDSM SOC 시스템의 POWER DISTRIBUTION NETWORK 에서 발생, [삭제]삼성전자(주)기흥공장 (2002-2003)
    • MTCMOS 에서 발생하는 NOISE 해석 및 VIRTUAL GROUND 회로의 최적화, [삭제]삼성전자(주)기흥공장 (2003-2004)
    • SOC 설계를 위한 IP의 타이밍 MODELING 연구, (주)하이닉스반도체 (2000-2001)
    • POST LAYOUT 단계의 CLOCK TREE ANALYZER 개발, (주)하이닉스반도체 (2001-2002)
    • UDSM 및 SOC 설계환경에서의 타이밍 검증에 대한 연구, (주)하이닉스반도체 (2002-2003)
    • SOFT IP를 지원하기 위한 타이밍 검증연구, 한양대학교 (2000-2001)
    • 비디오 POST-PROCESSING 및 ARBITRARY SCALER ASIC블록설계, 한양대학교 (2001-2001)
    • 효율적인 IR DROP 계산방법에 관한 연구, 한양대학교 (2001-2002)
    • 효율적인 IR DROP 계산 방법에 관한 연구, 한양대학교 (2002-2003)
    • MTCMOS 회로의 성능 향상에 관한 연구, [삭제]삼성전자(주)기흥공장 (2004-2005)
    • 블록 별로 제어되는 MTCMOS 회로를 위한 기반 기술 연구, [삭제]삼성전자(주)기흥공장 (2005-2006)
    • UDSM 효과를 고려한 DELAY CALCULATION 방법의 연구 및 개발, 매그나칩반도체 유한회사 (2004-2004)
    • MICROPROCESSOR에 기반한 계층적 PDP제어체계 연구, [삭제]엘지전자(주) PDP2사업장 (2004-2004)
    • LCD의 응답속도 및 화질개선을 위한 TIMING CONTROLLER회로연구, [삭제]엘지필립스엘시디(주) (2004-2005)
    • ASIS PROCESSOR를 사용한 PDP 구동 시스템 구현에 관한 연구, [삭제]엘지전자(주) PDP2사업장 (2005-2005)
    • 개인장비 운영경비 적립액, 포항공과대학교 (2003-2016)
    • 고성능 타이밍 제어 및 신호처리 알고리즘을 지원하는 PROCESSOR 기반 PDP CONT, [삭제]엘지전자(주)PDP사업장 (2006-2006)
    • FRAME RATE UP-CONVERSION 기술을 이용한 효과적 MOTION BLUR 제, [삭제]엘지필립스엘시디(주) (2006-2006)
    • 인건비풀링과제, 포항공과대학교 (2006-2015)
    • 자체연구개발과제, 포항공과대학교 (2006-2016)
    • 확률 통계 기법에 기반한 누설전류 최소화 방안 연구, [삭제]삼성전자(주)기흥공장 (2006-2007)
    • FRAME RATE UP-CONVERSION 기술을 이용한 효과적 MOTION BLUR 제, [삭제]엘지필립스엘시디(주) (2006-2006)
    • 프로세서 기반의 효율적인 PDP 신호 처리 단의 구조 연구 및 구현, [삭제]엘지전자(주)PDP사업장 (2007-2007)
    • 효과적인 영상 압축 및 FRAME RATE UP-CONVERSION에 관한 연구, [삭제]엘지필립스엘시디(주) (2007-2007)
    • DSM 소자의 전원 네트워크 노이즈의 영향에 관한 연구, (주)하이닉스반도체 (2007-2008)
    • 시스템 수준 표현의 하드웨어 합성, 서울대학교 산학협력단 (2007-2008)
    • FRAME RATE UP-CONVERSION 회로와 영상 압축 회로의 HARDWARE 구현 연구, 엘지디스플레이(주) (2008-2008)
    • 저비용/고성능 PDP MODULE 신호 처리 PROCESSOR 구현, 엘지전자(주) (2008-2008)
    • DSM 소자의 전원 네트워크 노이즈의 영향에 관한 연구, (주)하이닉스반도체 (2008-2009)
    • 시스템 수준 표현의 하드웨어 합성, 전자부품연구원 (2008-2009)
    • [삭제]차세대 LCD를 위한 PROCESSOR 기반 통합 CONTROLLER 개발, 엘지디스플레이(주) (2009-2011)
    • DSM소자의 전원 네트워크 노이즈의 영향에 관한 연구: 타이밍 해석, (주)하이닉스반도체 (2009-2010)
    • MICROPROCESSOR를 이용한 LCD용 OPTIMAL POWER CONTROL ALGORITHM의, 엘지디스플레이(주) (2009-2010)
    • BETTER THAN WORST-CASE DESIGN 설계 방법론, 삼성전자(주) (2010-2011)
    • DSM소자의 전원 네트워크 노이즈의 영향에 관한 연구; 타이밍 최적화, (주)하이닉스반도체 (2010-2011)
    • 인간의 시각 인식 특성을 모방한 물체 인식 시스템, 재단법인한국연구재단 (2010-2011)
    • (학생)인건비풀링과제, 포항공대산학협력단 (2010-2020)
    • E-PAPER를 위한 FONT READABILITY 개선에 관한 연구, 엘지디스플레이(주) (2010-2011)
    • 조명 관리 시스템을 위한 스마트 LED용 제어 아키텍처 연구, 포항공대산학협력단 (2010-2011)
    • 미세공정에서 전원회로의 전압 변화에 관한 연구, 에스케이하이닉스 주식회사 (2011-2012)
    • MPSOC DESIGN METHODOLOGY WITH EMPHASIS ON LOW-POWER DESIGN TECHNOLOGIES, 삼성전자(주) (2011-2012)
    • 인간의 시각 인식 특성을 모방한 물체 인식 시스템, 재단법인한국연구재단 (2011-2012)
    • LED 감성 조명용 ASIP 기반 스마트 제어 시스템 개발, 포항공대산학협력단 (2011-2012)
    • IMAGE ENHANCEMENT를 위한 IMAGE REGION ANALYSIS에 대한 연구, 엘지디스플레이(주) (2012-2013)
    • ASYMMETRIC MPSOC DESIGN METHODOLOGY FOR LOW POWER, 삼성전자(주) (2012-2013)
    • 미세공정에 따른 INTERCONNECT 노이즈 효과를 고려한 검증 방법론 연구, 에스케이하이닉스 주식회사 (2012-2014)
    • 인간의 시각 인식 특성을 모방한 물체 인식 시스템, 재단법인한국연구재단 (2012-2013)
    • 지능형 감성조명 시스템 개발, 포항공대산학협력단 (2013-2014)
    • ANISOTROPIC DIFFUSION BASED NOISE REDUCTION 알고리즘 개발 및 하드웨어 구현, 엘지디스플레이(주) (2013-2014)
    • VIDEO DEPTH ENHANCEMENT 알고리즘 개발 및 하드웨어 구현에 관한 연구, 엘지디스플레이(주) (2014-2015)
    • 크로스토크 노이즈 해석을 위한 인터코넥터 회로 추출 연구, 에스케이하이닉스 주식회사 (2014-2015)
    • 자체연구개발과제[2015년 신설], 포항공과대학교 (2015-2020)
    • OLED 디스플레이 용 FRAME RATE UP CONVERSION을 위한 시공간 DETECTION 및 예외 처리 기술 구현에 관한 연구, 엘지디스플레이(주) (2015-2016)
IP
    • 조한주,임재환,조성인,김영환, 병렬처리 및 텍스쳐 메모리를 통해 가속된 의료영상 진단보조 프로그램, 한국, C-2014-031134 (PR20)
    • 김상훈,유동곤,김영환, 3D 디스플레이 장치와 스테레오 카메라를 이용한 3D 공간상에서의 인간컴퓨터 인터렉션, 한국, C-2013-023605 (PR20)
    • 유동곤,조성인,김상훈,김영환, 보행자 특징 학습 및 인식 프로그램, 한국, 2011-01-121-004 (PR20)
    • 안지연,김진욱,김영환, 언어처리용프로그램/Verilog Code 생성프로그램, 한국, 2009-01-229-005 (PR20)
    • 김영환,차홍파, R2POWER : Realizable Reduction of Power Network for Efficient IR-drop Analysis, 한국, 2006-01-181-004 (PR19)
    • 김영환,장수혁,이환주,강석주,유동곤,이성규,차동훈, 프레임 레이트 변환 방법과 이를 이용한 액정표시장치, 한국, 10-2008-0112933 (2016)
    • 김영환,김상훈, 모바일 음향 기기의 소음 제거 방법 및 장치, -, PCT/KR2016/0035 (2015)
    • 김영환,김상훈, 모바일 음향 기기의 소음 제거 방법 및 장치, 한국, 10-2015-0054164 (2015)
    • 김영환,조성인,김상훈,유동곤, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, 중국, 201380019732.9 (2014)
    • 김영환,조성인,김상훈,유동곤, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, 일본, 2015-505628 (2014)
    • 김영환,조성인,김상훈,유동곤, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, USA, 14/394,029 (2014)
    • 김영환,김상훈, 사용자 단말의 이동 추정 방법 및 이를 수행하는 장치, 한국, 10-2014-0101470 (2014)
    • 김영환,김상훈,유동곤,조성인, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, 한국, 10-2014-0036136 (2014)
    • 김영환,김상훈,유동곤,조성인, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, 한국, 10-2014-0036136 (2014)
    • 김재준,김영환,이민아,김상훈, 이동 단말기 및 그 제어방법, 한국, 10-2015-0083392 (2014)
    • 김영환,강석주,유동곤,이성규,장수혁,김창곤,차동훈,구성조, 움직임 보상 방법, 움직임 보상 장치, 이를 구비한 액정표시장치 및 그 구동 방법, 한국, 10-2007-0136148 (2013)
    • 김영환,강석주,유동곤,이성규,장수혁,김창곤,차동훈,구성조, 움직임 보상 방법, 움직임 보상 장치, 이를 구비한 액정표시장치 및 그 구동 방법, 한국, 10-2007-0136148 (2013)
    • 김영환,김민규,이종석,이성규,김창곤,장수혁, 표시 장치, 한국, 10-2006-0060755 (2013)
    • 김영환,이종석,이성규,김민규,장수혁,김창곤, 표시 장치, 한국, 10-2006-0060751 (2013)
    • 김영환,현준호,장찬영, 전원 공급 장치, 한국, 10-2014-0004324 (2013)
    • 김영환,유동곤,김상훈, 시청거리를 고려한 백라이트 디밍 제어 방법, 한국, 10-2013-0084725 (2013)
    • 김영환,유동곤,김상훈, 시청거리를 고려한 백라이트 디밍 제어 방법, 한국, 10-2013-0084725 (2013)
    • 김영환,김진욱,양준혁,김원준, 전기회로 분석 기법을 이용한 상품 구매자 추천 방법, 한국, 10-2012-0138919 (2012)
    • 김영환,김진욱,양준혁,김원준, 전기회로 분석 기법을 이용한 상품 구매자 추천 방법, 한국, 10-2012-0138919 (2012)
    • 김영환,조성인,김상훈,유동곤, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, -, PCT/KR2013/0017 (2012)
    • 김영환,현준호,장찬영, 엘이디 디스플레이 모듈용 구동 제어 장치 및 이의 구동 제어 방법, 한국, 10-2012-0132000 (2012)
    • 김영환,현준호,장찬영, 엘이디 디스플레이 모듈용 구동 제어 장치 및 이의 구동 제어 방법, 한국, 10-2012-0132000 (2012)
    • 김영환,강석주,권경준,조성인,이성규,라볼레필립장이브, 글로벌 백라이트 디밍 방법과 이를 이용한 액정표시 장치, 한국, 10-2010-0075916 (2012)
    • 김영환,이성규,김민규,강석주,이종석,김창곤,장수혁, 액정 표시장치의 구동 회로 및 그 구동 방법, 한국, 10-2006-0138931 (2012)
    • 김영환,이성규,김민규,강석주,이종석,김창곤,장수혁, 액정 표시장치의 구동 회로, 한국, 10-2006-0138931 (2012)
    • 김영환,조성인,강석주,유승주, 장면전환검출장치 및 장면전환검출방법, 한국, 10-2011-0128141 (2011)
    • 김영환,김상훈,유동곤,조성인, 스테레오 비전 기반의 가상 키보드, 한국, 10-2012-0038351 (2011)
    • 김영환,김상훈,유동곤,조성인, 가상 키보드 상의 키 입력을 인식하는 방법 및 그 장치, 한국, 10-2012-0038351 (2011)
    • 김영환,차홍파,김욱,김진욱,배태일,양형균,이준호,이형동,김현석, 회로 모델 해석 방법 및 그 시스템, 한국, 10-2008-0129152 (2010)
    • 차홍파,김영환,김욱,김진욱,배태일,양형균,이준호,이형동,김현석, 회로 모델 해석 방법 및 그 시스템, 한국, 10-2008-0129152 (2010)
    • 김영환,강석주,유동곤,이성규, 다중 프레임 기반 움직임 추정방법 및 장치, 한국, 10-2009-0024508 (2009)
    • 김영환,강석주,유동곤,이성규, 프레임 레이트 업 컨버젼 방법 및 장치, 한국, 10-2009-0024503 (2009)
    • 김영환,강석주,유동곤,이성규, 적응적 모션 벡터 보정방법 및 장치, 한국, 10-2009-0024501 (2009)
    • 김영환,차홍파, 회로 모델 축소 해석 방법 및 장치 및 컴퓨터 프로그램 생성물, 한국, 10-2009-0024564 (2009)
    • 김영환,차홍파, 회로 모델 축소 해석 방법, 한국, 10-2009-0024564 (2009)
    • 김영환,차홍파, 회로 모델 축소 해석 방법 및 장치 및 컴퓨터 프로그램 생성물, 한국, 10-2009-0024564 (2009)
    • 김영환,김진욱,김욱, 타이밍 수율을 고려한 확률 통계 기법에 기반 한 점진적인 정적 타이밍 해석 방법, USA, 12/475,545 (2009)
    • 김영환,김진욱,김욱, 타이밍 수율을 고려한 확률 통계 기법에 기반 한 점진적인 정적 타이밍 해석 방법, USA, 12/475,545 (2009)
    • 김영환,김진욱,김욱, 타이밍 수율을 고려한 확률 통계 기법을 기반으로 한 점진적인 정적 타이밍 해석 방법, 한국, 10-2009-0046079 (2009)
    • 김진욱,김욱,김영환, 타이밍 수율을 고려한 확률 통계 기법을 기반으로 한 점진적인 정적 타이밍 해석 방법, 한국, 10-2009-0046079 (2009)
    • 김영환,배태일,김진욱, 케페시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산, USA, 12/475,544 (2009)
    • 김영환,배태일,김진욱, 케페시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산, USA, 12/475,544 (2009)
    • 김영환,배태일,김진욱, 케페시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산, USA, 12/475,544 (2009)
    • 김영환,배태일,김진욱, 캐패시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산 방법, 한국, 10-2009-0045655 (2009)
    • 배태일,김진욱,김영환, 캐패시티브 커플링에 의한 크로스톡 효과를 고려한 게이트 지연 시간 계산 방법, 한국, 10-2009-0045655 (2009)
    • 김영환,박현수,김욱,현대준, 초집적 회로의 통계적 타이밍 최적화를 위한 타이밍 임계성, USA, 12/474,547 (2009)
    • 김영환,박현수,김욱,현대준, 초집적 회로의 통계적 타이밍 최적화를 위한 타이밍 임계성, USA, 12/474,547 (2009)
    • 김영환,박현수,김욱,현대준, 집적 회로의 통계적 타이밍 최적화를 위한 방법, 한국, 10-2009-0024083 (2009)
    • 김영환,안지연,박현수, 다중 전원 전압 시스템을 위한 단일 전원 패스 게이트 레벨 변환기, USA, 12/639,188 (2008)
    • 안지연,박현수,김영환, 다중 전원 전압 시스템을 위한 단일 전원 패스 게이트 레벨 변환기, USA, 12/639,188 (2008)
    • 안지연,박현수,김영환, 다중 전원 전압 시스템을 위한 단일 전원 전압 패스 게이트 레벨 변환기, 한국, 10-2008-0133840 (2008)
    • 김영환,안지연,박현수, 다중 전원 전압 시스템을 위한 단일 전원 전압 패스 게이트 레벨 변환기, 한국, 10-2008-0133840 (2008)
    • 김영환,차홍파, 회로 모델 축소 해석 방법 및 장치 및 컴퓨터 프로그램 생성물, USA, 12/027,732 (2007)
    • 김영환,차홍파, 회로 모델 축소 해석 방법 및 장치 및 컴퓨터 프로그램 생성물, USA, 12/027,732 (2007)
    • 김영환,최정연,원효식,이봉현, 다중 전원 전압 시스템을 위한 레벨 변환 플립플롭, 한국, 10-2006-0007900 (1992)
    • 김영환,차홍파, Method and apparatus for realizable reduction of RC tree network with current sources for efficient IR-drop analysis, 한국, 10-2007-0019929 (1992)
    • 김영환,차홍파, 회로 모델 축소 해석 방법, 한국, 10-2007-0019929 (1992)
    • 손행선,도경태,김영환, 래치 기반 초집적회로 설계를 위한 블랙박스 타이밍 모델, USA, 11/934,252 (1992)
    • 김영환,손행선,도경태, 래치 기반 초집적회로 설계를 위한 블랙박스 타이밍 모델, USA, 11/934,252 (1992)
    • 김영환,손행선,도경태, 래치 기반 서브시스템의 블랙 박스 타이밍 모델링을 위한 방법 및 컴퓨터 시스템, 한국, 10-2006-0113034 (1992)
    • 김영환,이종석, 파워 소모를 일정하게 하는 상보 논리 회로 장치, 한국, 10-2005-0064551 (1992)